Battering RAM: לפי KU Leuven, רכיב ב-50 דולר עוקף הגנות זיכרון של Intel ו-AMD
חוקרים מ-KU Leuven ומ-Birmingham פרסמו ב-30 בספטמבר 2025 את Battering RAM. רכיב בעלות של פחות מ-50 דולר עוקף את Intel SGX ואת האימות של AMD SEV-SNP.
TL;DR בקצרה
- Battering RAM היא מתקפה פיזית: רכיב של פחות מ-50 דולר בין המעבד לזיכרון DDR4 מפנה כתובות מוגנות למקום אחר.
- לפי החוקרים, היא שוברת את Scalable SGX של Intel ואת האימות של AMD SEV-SNP, גם במערכות מעודכנות.
- Intel ו-AMD מסרו שמתקפות פיזיות על DRAM מחוץ למודל האיום של המוצרים. החוקרים אומרים שאין תיקון בתוכנה.
- מחקר נפרד, WireTap, הראה תקיפה דומה על SGX ב-DDR4 בעלות של פחות מ-1,000 דולר.
חוקרים מ-KU Leuven ומ-Birmingham פרסמו ב-30 בספטמבר 2025 את Battering RAM. זו מתקפה שעוקפת הגנות זיכרון של Intel ושל AMD. היא משתמשת ברכיב שעולה פחות מ-50 דולר, ומוצב בין המעבד לזיכרון. התקיפה דורשת גישה פיזית קצרה לשרת. Intel ו-AMD מסרו שהיא מחוץ למודל האיום של המוצרים.
איך Battering RAM עובדת
לפי אתר המחקר, ה-interposer הוא לוח קטן בין המעבד לזיכרון DDR4. הוא בנוי משני מתגים אנלוגיים ומיקרו-בקר. בזמן עליית המחשב הוא מתנהג כרגיל, ועובר את בדיקות האמון.
אחר כך התוקף מפעיל מתג. הרכיב מפנה כתובות מוגנות למקום אחר בזיכרון, ומאפשר לשבש את הזיכרון המוגן או לשחזר אותו. ב-2024 פרסם אותו צוות את BadRAM, שהשתמשה בכינויי כתובות סטטיים. ב-Battering RAM הכינויים נוצרים בזמן ריצה, ולכן בדיקות בזמן העלייה לא מזהות אותם.
החוקרים משווים: ממשקי DRAM מסחריים עולים לעיתים מעל 100 אלף דולר. התוכניות של הרכיב והקוד להדגמה פתוחים ב-GitHub.
מה Battering RAM עוקפת
ב-Intel SGX, בגרסת Scalable עם DDR4, ההגנה קורסת. מפתח יחיד מגן על כל הזיכרון, ולכן כינויי כתובות מאפשרים לקרוא ולכתוב טקסט גלוי. ב-AMD SEV-SNP האימות קורס, גם במערכות מעודכנות. אפשר ללכוד ולשחזר מדידות השקה, ולהציג מכונה וירטואלית ששונתה כאילו היא אמיתית.
DDR5 לא מושפע מהרכיב הזה, כי הוא משנה את אפיק הפקודות והכתובות. החוקרים מדגישים שהבעיה הבסיסית נשארת. לפי KU Leuven, הפגיעה רלוונטית לספקי ענן שמפעילים מחשוב חסוי. היא רלוונטית גם לארגונים שמחזיקים שם נתונים רגישים.
WireTap: מחקר עצמאי, ממצא דומה
במקביל פורסם מחקר עצמאי בשם WireTap, של חוקרים מ-Purdue ומ-Georgia Tech. הוא מתמקד ב-SGX על DDR4 במעבדי Xeon Scalable מהדור השלישי. הרכיב עולה פחות מ-1,000 דולר, כולל מנתח לוגי. הוא מאזין לתעבורה בין המעבד לזיכרון.
ההצפנה של Intel דטרמיניסטית, כלומר אותו טקסט גלוי נותן אותו צופן. החוקרים שחזרו כך את מפתח החתימה של ה-Quoting Enclave, והצליחו לזייף SGX quotes שעוברים אימות. הם הדגימו זאת על רשתות כמו Secret Network ו-Phala Network. Secret Network הגבילה את הצטרפות הצמתים החדשים, והחליפה את הזרע.
למה אין תיקון פשוט
לפי החוקרים, עדכון של התוכנה או של הקושחה לא יפתור את הבעיה. הרכיב אינו מזוהה בעליית המחשב, ואפשר להפעיל אותו בזמן ריצה. הצפנת זיכרון סטטית לא עוצרת שחזור של צופן. הגנה מלאה תדרוש עיצוב חדש של הצפנת הזיכרון.
המלצת החוקרים היא לבדוק מחדש את מודלי האיום. הגישה הפיזית יכולה לבוא מעובד זדוני או מצוות מרכז נתונים. היא יכולה לבוא גם מרשויות אכיפה מאלצות או מחבלה בשרשרת האספקה. ב-WireTap מוסיפים שיש להריץ שרתים בסביבה פיזית מאובטחת, ולא לאפשר לגורם זר להצטרף כצומת מהימן.
מה קרה מאז
ב-28 באוקטובר 2025 פרסמה Intel הודעה על TEE.fail, מחקר המשך של חוקרי Georgia Tech ו-Purdue. הוא מציג תקיפה דומה על זיכרון DDR5, נגד Intel TDX ו-AMD SEV-SNP. לפי אתר המחקר, Intel ו-AMD מתייחסות גם אליו כאל מחוץ למודל האיום. לפי אתר Battering RAM, המחקר הוצג ב-Black Hat Europe בדצמבר 2025.
מה זה אומר עבורכם
- אל תניחו שהצפנת זיכרון עוצרת מנהל זדוני. במחשוב חסוי על DDR4, גישה פיזית עלולה לעקוף אותה.
- שאלו את ספק הענן: איך מוגנת הגישה הפיזית לשרתים, ומי מורשה לגעת בהם.
- אל תסתמכו רק על attestation. אם אתם סומכים על SGX או SEV-SNP, הוסיפו הגנה.
- הגבילו צמתים בשרשרת בלוקצ'יין: אל תתנו לכל גורם להצטרף כצומת מהימן, כמו שממליצים חוקרי WireTap.
- כללו חומרה במודל האיום: עובד זדוני ושרשרת אספקה הם תרחישים ריאליים, לפי החוקרים.
מקורות והרחבה
- Battering RAM: Low-cost interposer attacks on confidential computing via dynamic memory aliasingKU Leuven COSIC and DistriNet
- KU Leuven research exposes fundamental hardware flaw in highly protected cloud serversKU Leuven
- WireTap: Breaking Server SGX via DRAM Bus InterpositionPurdue University and Georgia Tech
- TEE.fail: Breaking Trusted Execution Environments via DDR5 Memory Bus InterpositionGeorgia Tech and Purdue University
הכתבה נכתבה במקור בעברית על ידי מערכת GEEKLIK, על בסיס המקורות שלמעלה ובדיקת העובדות מולם.
מצאתם טעות? דווחו לנו
